W magazynie: 25
Bufor zegara z pętlą PLL zapewnia stabilne i precyzyjne generowanie sygnału zegarowego przy szerokim zakresie napięcia zasilania (3,0‑3,6 V) oraz zerowym opóźnieniem, co gwarantuje niski jitter i wysoką integralność sygnału.
Idealny do zastosowań profesjonalnych, takich jak układy FPGA, ASIC, systemy komunikacji wysokiej prędkości i inne aplikacje wymagające dokładnego rozdzielenia zegara.
| Parametr Techniczny | Wartość / Specyfikacja |
|---|---|
| Vdd | 3,0 V – 3,6 V |
| Częstotliwość pracy | 10 MHz – 133,33 MHz |
| Liczba wyjść | 5 |
| Obudowa | SO‑8 |
| Seria / Producent | CY2305 – Cypress (Infineon) |